（2）封裝膠。在 LED 封裝過(guò)程中，通常采用環(huán)氧樹(shù)脂或硅膠作為封裝膠。但由于環(huán)氧樹(shù)脂容易出現老化變黃，嚴重影響出光效率[105]，而硅膠具有更好的光-熱穩定性，透光率也很高，所以在封裝過(guò)程中常用硅膠作為封裝膠體。硅膠對不同顏色的光透光率通常能達到 97％以上。提高 LED 封裝膠折射率可有效減少芯片和封裝材料界面上的全反射，因此高折射率、高透光率的封裝材料對于提高取光效率也很重要。目前主要產(chǎn)品來(lái)自美國道康寧公司，其推出的高折射率硅膠比傳統的環(huán)氧樹(shù)脂材料具有更好的光-熱穩定性，透光率也很高，因而能顯著(zhù)改善 LED 的光學(xué)性能。國內外學(xué)者通過(guò)開(kāi)發(fā)或者改良工藝，也實(shí)現了硅膠質(zhì)量的提升。在封裝膠中摻雜高折射率的散射粒子，可以提升封裝膠的折射率， 減少界面全反射， 從而提升取光效率。

摻雜的粒子包括納米 TiO2粒子、 ZnO粒子。WANG 等將二氧化鈦納米顆粒摻雜入硅膠中，如圖 8所示。結果表明將藍光 LED 芯片上硅膠分為兩層，接觸芯片的一層摻雜二氧化鈦顆粒，上層為純硅膠，在 20 mA 和 80 mA 工作電流時(shí)，可以將光通量分別提升 3％和 5％，在老化試驗中，發(fā)現光通量衰減情況得到一定程度抑制。

（3）固晶材料。良好的散熱對于大功率 LED 封裝至關(guān)重要， 是保障 LED 能夠維持高光學(xué)性能的前提條件，是實(shí)現 LED 封裝高可靠性的重要內容。解決 LED 封裝散熱的最主要的方法是利用高導熱的界面材料和基板材料降低芯片到外部環(huán)境的熱阻，將芯片的熱量快速傳導到外部的散熱器中。LED 芯片產(chǎn)生的絕大部分熱量是通過(guò)固晶層向下傳導，因此固晶層不僅起到固定 LED 芯片的作用， 而且是熱量傳遞的必經(jīng)路徑，是散熱關(guān)鍵，因而需要降低固晶層熱阻。目前采用的主流方法為采用高導熱率的固晶材料。

由于成本較低、工藝溫度較低，絕緣膠為早期應用產(chǎn)品；隨著(zhù)功率的增大， 由于絕緣膠熱導率低，己經(jīng)很少使用。目前主流的固晶材料是導電銀膠和共晶焊料。導電銀膠主要成份為銀粉和樹(shù)脂，具有一定的導電性，熱導率大于 2 W/m·K，但含有一定的有毒物質(zhì)，比如鉛。LED 封裝功率越來(lái)越大，固晶材料需要更高的熱導率，因此人們制造了金錫、錫銀銅等共晶焊料，將熱導率提升到60 W/m·K 以上，而且共晶焊料已經(jīng)成為目前市場(chǎng)上大功率 LED 主流固晶材料。為了使得 LED 壽命延長(cháng)，應用更加廣泛，大量學(xué)者將研究熱點(diǎn)集中于提升材料熱導率，主要為摻雜高熱導率材料，如摻雜金剛石、 碳納米管、 納米銀等。

國外學(xué)者將銀膠、錫銀銅焊料及加入碳納米管的焊料分別進(jìn)行研究試驗，結果證實(shí)具有碳納米管的焊料熱導率更高，更能減小固晶層界面熱阻。陳明祥老師課題組通過(guò)研究發(fā)現，當固晶材料熱導率提升時(shí)， 固晶層界面熱阻降低， 使得封裝總熱阻降低，可以增加 LED 的光輸出。

（4）封裝基板。芯片產(chǎn)生的熱量主要有三個(gè)導熱路徑，一是通過(guò)封裝膠向環(huán)境散熱，二是通過(guò)引線(xiàn)和引腳傳熱，三是通過(guò)固晶層和封裝基板向下傳熱。其中絕大部分熱量通過(guò)固晶層和封裝基板傳導。封裝基板的主要性能?chē)@可靠性和散熱性，就需要考慮熱力學(xué)性能，因此要有高熱導率和適當的熱膨脹系數。

金屬芯印刷電路板(Metal core PCB, MCPCB)于20 世紀 60 年代在美國研發(fā)制造，其中金屬基板具有很好的散熱性能，但往往熱膨脹系數不滿(mǎn)足匹配性要求。普通的 MCPCB 由于中間的絕緣層的熱導率很低，只有 2～10 W/m·K，因此，盡管基板中金屬的熱導率很高， 但整體熱阻仍高達 50 K/W。中國臺灣鉆石科技則采用類(lèi)鉆碳涂層取代 MCPCB中的有機絕緣層，大幅提高了熱導率和耐熱性。韓國研究學(xué)者將鋁基板進(jìn)行氧化試驗，使得一面產(chǎn)生了氧化鋁(Al2O3)，從而使基板熱阻得到了有效降低。陶瓷材料由于具有良好的絕緣性和熱導率，在制造封裝基板方面已經(jīng)有了廣泛應用，其熱膨脹系數匹配性能也較好。主要有低溫共燒陶瓷(Low temperature co-fired ceramic,LTCC)、覆銅陶瓷基板(Direct bonding copper, DBC)、直接鍍銅基板(Direct plate copper, DPC)等種類(lèi)。韓國學(xué)者通過(guò)在基板上制備銀過(guò)孔，增強了基板熱導率，同時(shí)有效減小了熱阻。LTCC 基板在 21 世紀初由美國專(zhuān)家制造應用，由于結構簡(jiǎn)單，熱界面少，大大提高了散熱性能。美國LORD 公司開(kāi)發(fā)的 Anotherm 陽(yáng)極氧化鋁基板己成功應用于大功率LED 封裝。

鋁基板與 Al2O3 陶瓷基板、 AlN 陶瓷基板更大的區別在于鋁基板中有一層熱導率低的絕緣層，嚴重影響了鋁基板的整體導熱性能。S.H.Shin 金屬鋁基板有選擇性地進(jìn)行氧化，并在基板上面封裝微米級 的 功 率 型 單 片 微 波 集 成 電 路 芯 片 (Monolithic microwave integrated circuit, MMIC)， 不僅具有良好的導熱性能，而且還降低了封裝成本，簡(jiǎn)化了基板 制 造 工 藝 。金 屬 基 復 合 材 料 (Metal matrix composite, MMC)基板具有更好的熱膨脹系數匹配性能。國外學(xué)者通過(guò)試驗制造了在 LED 封裝中可實(shí)用的 Al-SiC 復合基板，熱導率得到提升的同時(shí)，熱膨脹系數也可以調節。Al-SiC 熱膨脹系數與芯片相近，強度和硬度都超過(guò)了銅和鋁，但離大規模的產(chǎn)業(yè)化應用仍有一段距離。

硅材料熱導率更高，力學(xué)性能更好，中國臺灣的 LED 產(chǎn)品中己經(jīng)將 DPC 工藝技術(shù)應用到了硅基板制備中。香港科技大學(xué)的研究學(xué)者通過(guò)刻蝕出硅通孔，提升了硅基板的散熱性能，同時(shí)與熒光粉涂覆工藝相結合， 使得 LED 熱性能得到提升。

2.2 功率電子封裝可靠性研究

功率模塊用于電力控制，對高效的能量轉換起著(zhù)關(guān)鍵作用。近年來(lái)，利用寬帶隙半導體(如 SiC 和GaN)的功率電子模塊得到了關(guān)注與發(fā)展，其工作溫度預計在 200℃以上， 功率模塊封裝在 200℃以上的高溫熱—機械疲勞老化挑戰極其嚴峻。因此，研究高可靠性、長(cháng)壽命的功率模塊非常必要。對功率器件的研究從 20 世紀 90 年代就開(kāi)始了，功率模塊結構完整性研究主要集中在功率器件的狀態(tài)監測和剩余壽命估計。

目前 基 于 計 算 機 輔 助 工 程 (Computer aidedengineering, CAE)的應力分析、斷裂力學(xué)和材料強度分析已被廣泛應用于確保功率電子器件封裝結構完整性。例如，以往功率器件封裝的結構完整性的關(guān)鍵是芯片和鍵合線(xiàn)之間的連接(線(xiàn)鍵合位置)以及芯片和銅基板之間通過(guò)封裝互連材料實(shí)現連接。在功率模塊工作時(shí)，這些封裝互連受到周期性的溫度變化作用，由于功率模塊的封裝材料間 CTE 不匹配，從而導致其承受顯著(zhù)的循環(huán)熱應力，極易導致熱-機械疲勞現象。熱-機械疲勞可能導致模塊封裝引線(xiàn)斷裂和封裝互連的裂紋產(chǎn)生與擴展。亟須發(fā)展功率電子模塊中鍵合引線(xiàn)和連接層的熱-機械疲勞壽命的估算方法， 實(shí)現功率電子器件的封裝結構完整性設計。這就要求我們掌握失效原因，并開(kāi)發(fā)準確的壽命預測方法。

近些年來(lái)，研究人員提出了一些基于溫度范圍的引線(xiàn)壽命預測模型。它們包含引線(xiàn)脫落壽命公式和連接層開(kāi)裂壽命預測模型。但是該模型為了擬合試驗數據，需要確定與物理量有關(guān)的常數，而鑒于功率模塊復雜的工況，使得這種方法的模型使用僅限于某一功率模塊，不同的模塊和工況需要進(jìn)行新的參數擬合和修正。隨后有學(xué)者就提出了基于非彈性應變范圍Δεin 的引線(xiàn)脫落和連接層裂紋的壽命預測模型，以及非線(xiàn)性斷裂力學(xué)參數 J型積分范圍ΔJ [156]和非線(xiàn)性斷裂力學(xué)參數 T*型積分范圍ΔT*的壽命預測模型[157]。由于它們均是直接影響熱疲勞的物理參量， 因此均比基于溫度范圍ΔT 的壽命預測模型更簡(jiǎn)單。

除壽命預測理論模型外，針對功率器件的封裝壽命預測還需要注意：由于引線(xiàn)鍵合的焊點(diǎn)尺寸非常小，針對引線(xiàn)鍵合的壽命預測中，其裂紋擴展壽命常常忽略不計，但對于功率模塊的連接層十分必要考慮裂紋擴展的壽命。可以考慮采用基于 Paris定律給出的疲勞裂紋擴展速率來(lái)準確預測連接層的開(kāi)裂行為；以 ANSYS 等為代表的商用有限元軟件目前不提供標準的基于連續損傷力學(xué)和共聚力模型的壽命預測方法函數調用，因此，急切需要在商業(yè)有限元軟件中增添這些方法函數或開(kāi)發(fā)新的專(zhuān)用有限元軟件；機械載荷試驗應更多的用于獲得Coffin-Manson 定律型的疲勞特性以及 Paris 定律型的疲勞裂紋擴展特性， 而不是耗時(shí)且不的熱循環(huán)試驗和功率循環(huán)試驗。這是因為在功率循環(huán)試驗中，由于從 VCE 獲得的溫度是半導體芯片的平均溫度，而不是失效位置的局部溫度，因此使用基于通過(guò)集電極-發(fā)射極電壓 VCE 評估的溫度范圍ΔT 的故障模型不適合評估局部故障的壽命，而其局部溫度才是影響功率電子模塊中鍵合引線(xiàn)脫落失效的關(guān)鍵因素。

2.3 微電子芯片封裝可靠性研究

微電子封裝產(chǎn)品在生產(chǎn)制造、應用使用和存貯運輸過(guò)程中所承受的外在環(huán)境因素(如濕氣、溫度、振動(dòng)、粉塵等)都會(huì )對影響到封裝產(chǎn)品的可靠性，使其遭受各種物理或化學(xué)的失效形式，主要失效機理包括：翹曲變形、剝離分層、疲勞斷裂、磨損腐蝕等。其中封裝中的濕氣問(wèn)題一直是困擾電子封裝行業(yè)的難題之一，劉勝團隊最早開(kāi)始針對封裝中的界面問(wèn)題開(kāi)展研究， LIU 等在 1995 年即開(kāi)始界面濕氣問(wèn)題的測試和建模。

(1) 倒裝芯片封裝可靠性。倒裝芯片(Flip-chip,FC)封裝技術(shù)最早是由 IBM 公司引入，具體的工藝步驟如圖 9 所示。當時(shí)，主要的設計目是為了克服手工引線(xiàn)鍵合成本高、可靠性差和生產(chǎn)效率低的缺點(diǎn)。目前，在計算機、通信等領(lǐng)域，倒裝芯片封裝技術(shù)已經(jīng)獲得了相當程度的應用，并且呈高速增長(cháng)的趨勢。

盡管倒裝芯片封裝有很多優(yōu)點(diǎn)(如互連引線(xiàn)短、封裝密度高)，但倒裝芯片封裝還有很多可靠性方面的問(wèn)題待解決，如多種材料和多界面的存在使其更脆弱(界面分層、裂紋擴展等)、無(wú)鉛焊料的使用使其回流焊所需溫度更高而更易導致應力/應變集中以及無(wú)鉛焊料本構模型的選擇和壽命評估等。導致倒裝芯片封裝結構出現可靠性問(wèn)題的其中一個(gè)主要原因就是：芯片與基板的 CTE 的失配(芯片：2.5～3ppm/K， Al2O3 陶瓷基板：5～6 ppm/K， FR4 電路板：16～20 ppm/K )。1987 年， Nakano 提出，將環(huán)氧樹(shù)脂中摻入 SiO2 顆粒制成的底充膠，填充在芯片與基板之間的空隙，能夠使芯片與基板間的熱失配得到一定程度的緩解，而且可以大幅度提高焊點(diǎn)的熱疲勞壽命(能提高 10～100 倍)。TSUKADA 等使用有機材料印刷電路板作為基板，然后用環(huán)氧樹(shù)脂填充芯片與基板間的間隙，結果顯示其性能可以與昂貴的陶瓷基板相媲美。有分析計算指出，焊點(diǎn)間隙充膠后，焊點(diǎn)主要應比沒(méi)有充膠時(shí)要減小 75%到 90%。

底部填充膠的使用對倒裝芯片封裝可靠性的提高是顯而易見(jiàn)的，但是底部填充膠引入的同時(shí)又出現了另一個(gè)可靠性問(wèn)題。在很多倒裝芯片封裝熱循環(huán)測試過(guò)程中，芯片和底部填充膠界面間往往會(huì )發(fā)生分層，這對倒裝芯片封裝的可靠性有著(zhù)巨大的影響。而且有文獻已經(jīng)指出，底部填充膠與芯片間的界面分層成為倒裝芯片封裝主要失效模式之一。所以，隨著(zhù)倒裝焊技術(shù)的快速廣泛應用，對不同界面分層的萌生及其擴展行為進(jìn)行深入的研究是有必要的。

多層結構和多個(gè)界面是倒裝芯片封裝乃至高密度封裝中普遍存在的現象。界面分層失效得到越來(lái)越多的重視并逐漸成為整個(gè)產(chǎn)品性能和可靠性方面關(guān)心的重要問(wèn)題之一。劉勝課題組通過(guò)三點(diǎn)彎曲試驗，測定了倒裝芯片封裝中底部填充膠和芯片界面間的斷裂韌度和相對應的相角，并將高溫摩爾紋測試和有限單元法相結合，找到了一種評估電子 封 裝 界 面 分 層 長(cháng) 度 的 新 方 法。1998 年，TSUKADA 等利用光學(xué)傳感器試驗測得熱循環(huán)加載條件下膠/金屬片界面間的熱疲勞分層擴展速率。2000 年， LAU 等利用有限元模擬仿真技術(shù)，進(jìn)一步研究了倒裝芯片封裝中的典型界面分層裂紋的傳播方式。芯片與底部填充膠界面間分層擴展機理仍值得做進(jìn)一步研究。

有文獻表明， 在電子封裝所有可能的失效式中，焊點(diǎn)失效是其中的一個(gè)主要原因，所以焊點(diǎn)的可靠性在整個(gè)電子封裝可靠性中都占有重要地位。目前，焊點(diǎn)壽命預測模型多種多樣，按照焊點(diǎn)變形機制和失效模式的不同，大致可分為四類(lèi)：基于塑性應變的模型、基于蠕變的模型、基于能量的模型以及基于斷裂參量的模型。由于便捷性、易操作性和合理性，以基于塑性變形的 Coffin-Manson 公式為代表的壽命預測模型被廣泛使用；之后， Norris 和Landzberg 用熱循環(huán)加載頻率因子 f 和更大溫度因子Tmax 對傳統的 Coffin-Manson 方程進(jìn)行了修正， 得到了焊點(diǎn)壽命預測的經(jīng)驗模型。

對于這四種壽命預測模型，到底哪一種模型能更準確地對焊點(diǎn)壽命予以預測，目前為止業(yè)內還沒(méi)有達成一致。因此，針對倒裝芯片封裝，找到一種能夠相對準確預測焊點(diǎn)壽命的模型并揭示電子器件正常工作時(shí)焊點(diǎn)的變形機制是十分有意義的。

對于倒裝芯片封裝， 在底部填充膠填充工藝中，難免會(huì )引入雜質(zhì)或者在芯片與焊點(diǎn)連接的角點(diǎn)處難免出現未填滿(mǎn)(空洞)的現象，這會(huì )對焊點(diǎn)壽命產(chǎn)生巨大影響，如劉勝的文章指出，空洞的產(chǎn)生會(huì )使錫鉛焊點(diǎn)的疲勞壽命降低 20%左右。同時(shí)，失穩擴展至焊點(diǎn)的芯片/底部填充膠界面分層裂紋對無(wú)鉛焊點(diǎn)疲勞壽命的影響，以及界面分層和空洞對無(wú)鉛焊點(diǎn)壽命的影響大小比較都還有待做進(jìn)一步研究。

(2) 硅通孔可靠性。隨著(zhù)電子封裝更高密度、更大集成度的要求的出現，系統級集成封裝便應運而生，三維異質(zhì)集成可以將電子、流體、光學(xué)等器件集成在一個(gè)模塊里，以滿(mǎn)足其多功能性。但集成封裝技術(shù)仍帶來(lái)一些信號延遲、噪聲等問(wèn)題。利用硅通孔(Through silicon via, TSV)技術(shù)實(shí)現芯片的三維堆疊，可以避免由于引線(xiàn)鍵合帶來(lái)的一系列問(wèn)題。同時(shí)，通過(guò)芯片與基板之間的中介層，可以實(shí)現三維系統級封裝。硅通孔三維封裝技術(shù)通過(guò)在芯片之間制作垂直通孔，實(shí)現不同芯片的信號傳遞，大大改善了芯片的轉化速度；減小信號傳輸過(guò)程中的寄生損失，能夠實(shí)現更低功耗和更短的互連長(cháng)度，滿(mǎn)足電子器件的多功能和小型化要求。如圖 10 為所示為 8 層三維閃存芯片堆疊封裝結構。

由于硅通孔需要特殊的制造工藝和結構，隨之而來(lái)也有一系列可靠性問(wèn)題。比如硅片的減薄技術(shù)也尚未完全成熟。在對硅片進(jìn)行刻蝕通孔之后填充金屬，孔的深寬比直接影響著(zhù)電鍍效果，高深寬比會(huì )帶來(lái)一些制造缺陷，如果深孔電鍍的工藝參數選擇不當，就會(huì )導致電鍍后的銅柱中存在缺陷。如圖 11 所示，硅通孔電鍍銅柱的 X 射線(xiàn)圖和截面光學(xué)圖中顯示銅柱存在一些裂紋，也有部分空洞散落其中。這些缺陷會(huì )對硅通孔的長(cháng)期可靠性產(chǎn)生直接影響，最終導致硅通孔的性能不能滿(mǎn)足工作要求。也有一些工藝過(guò)程中導致界面剝離缺陷等，將影響硅通孔結構以及三維封裝整體的可靠性。

不僅制作工藝過(guò)程中會(huì )有一些不利因素，當半導體器件暴露在一定的高溫環(huán)境下，材料的熱失配現象出現，引起熱應力分布不均，也影響器件工作的穩定性。在器件工作階段中，過(guò)高的溫度差也會(huì )引發(fā)嚴重的封裝器件可靠性問(wèn)題。目前，基于三維封裝分析以及可靠性試驗等仍處于不斷摸索的研究階段，相關(guān)的可靠性加速試驗方法和可靠性標準尚未完全建立起來(lái)。常見(jiàn)的失效模式和失效機制如表2 所示。而失效機制和模式與硅通孔的制作工藝過(guò)程也密切相關(guān)。在制作 TSV 工藝過(guò)程中，如果出現操作不當，則會(huì )導致填充金屬銅中出現空洞，且在熱膨脹系數失配引起的熱應力作用下，分層現象很容易出現，甚至會(huì )在不同材料的界面上出現裂紋等缺陷，而這些缺陷會(huì )影響封裝的長(cháng)期可靠性。

3 展望

隨著(zhù)市場(chǎng)對電子器件更強功能和更小尺寸的不斷追求，未來(lái)電子制造技術(shù)將主要朝著(zhù)兩個(gè)方向發(fā)展，如圖 12 所示。

(1) 深度摩爾定律(More Moore)。在這一技術(shù)路線(xiàn)上，電子制造技術(shù)將延續 CMOS 器件小型化的發(fā)展方向，通過(guò)器件結構、溝道材料、互連引線(xiàn)、高介質(zhì)金屬柵、光刻工藝等各方面持續發(fā)展，以延續摩爾定律繼續發(fā)展。但是， 隨著(zhù)特征尺寸的不斷下降，柵極氧化層的厚度逼近原子尺度， 器件級的量子效應也愈發(fā)明顯，漏電更加嚴重，導致晶體管的特性更加難以控制。因此，業(yè)界普遍認為摩爾定律正在接近物理極限，制造工藝進(jìn)步的代價(jià)也越來(lái)越高。

(2) 超越摩爾定律(More than Moore)。超越摩爾定律則更加強調功能的多樣化，是由應用需求驅動(dòng)的。深度摩爾定律(More Moore)主要滿(mǎn)足了用戶(hù)對于計算和存儲的需求。而超越摩爾定律則更加注重功能的多樣化和集成化，如射頻電路、 MEMS 傳感器、電源管理等功能。因此，超越摩爾定律主要有以下內涵：隨著(zhù)時(shí)代的發(fā)展，芯片價(jià)值的提升除了傳統的更高性能以外，新的功能更加重要。用戶(hù)除了傳統的計算和存儲需求， 還有傳輸、 參數感知、智能化等，以滿(mǎn)足對物聯(lián)網(wǎng)、生物醫療電子等多方面的需求；芯片集成度的提高也可以通過(guò)封裝技術(shù)來(lái)實(shí)現，而不一定需要通過(guò)同一種先進(jìn)制程把更多的模塊集成到統一芯片上。如模擬/射頻/混合信號等模塊并不需要更先進(jìn)的芯片制程工藝，可通過(guò)更加成熟的工藝實(shí)現更佳性能。而數字模塊則可以應用先進(jìn)工藝。不同工藝路線(xiàn)制造的模塊通過(guò)封裝技術(shù)集成到一起，同樣可以實(shí)現強大的綜合性能和優(yōu)異的集成度，這種集成方式即異質(zhì)集成。異質(zhì)集成技術(shù)目前已逐漸成為工業(yè)界和學(xué)術(shù)界的重點(diǎn)發(fā)展方向之一。同時(shí)其潛在的失效機理和模式也更加復雜，呈現出多尺度、多積累復合失效的特征。為應對這一問(wèn)題，發(fā)展電子器件、模塊、系統的在線(xiàn)監測技術(shù)顯得更加重要。同時(shí)，在器件可靠性設計優(yōu)化過(guò)程中，跨階段協(xié)作的、復合場(chǎng)可靠性預測及試驗分析也是電子器件未來(lái)發(fā)展的重要方向。

免責申明：本文文章轉自于由半導體在線(xiàn)整理自機械工程學(xué)報第57卷第16期，文本、素材、圖片版權等內容屬于原作者，本站轉載內容僅供大家分享學(xué)習。如果侵害了原著(zhù)作者得合法權益，請及時(shí)聯(lián)系我們，我們會(huì )安排刪除相關(guān)內容。