前言

電子封裝是電子制造產(chǎn)業(yè)鏈中將芯片轉換為能夠可靠工作的器件的過(guò)程。由于裸芯片無(wú)法長(cháng)期耐受工作環(huán)境的載荷、缺乏必要的電信號連接，無(wú)法直接用于電子設備。因此，雖然不同類(lèi)型產(chǎn)品有差別，但是電子封裝的主要功能比較接近，主要包括四大功能：機械支撐，將芯片及內部其他部件固定在指定位置；環(huán)境保護，保護芯片免受外界的水汽、腐蝕、灰塵、沖擊等載荷影響；電信號互連，為內部組件提供電通路及供電；散熱，將芯片工作時(shí)產(chǎn)生的熱量及時(shí)導出[1]。按照工藝階段的不同，電子封裝通常可分為零級封裝(芯片級互連)、 一級封裝(芯片級封裝)、 二級封裝(模塊級封裝)和三級組裝。

由于芯片及封裝涉及大量不同類(lèi)型材料，部分材料特性相差甚遠，在封裝工藝過(guò)程中，如果內部缺陷、殘余應力、變形等問(wèn)題控制不當，極易在封裝過(guò)程中或者產(chǎn)品服役中引發(fā)可靠性問(wèn)題。隨著(zhù)封裝密度不斷提升、功能多樣化，如 3D 封裝、異質(zhì)集成技術(shù)等，電子封裝中多場(chǎng)多尺度耦合的可靠性問(wèn)題更加明顯。

1 電子封裝可靠性研究共性技術(shù)

1.1 典型封裝材料

目前制約微電子器件封裝快速發(fā)展的一大因素就是缺乏相應的封裝材料及完整的材料數據。封裝材料關(guān)系著(zhù)電子微器件的強度和可靠性，材料的力學(xué)響應對于封裝材料的選取和電子微器件的強度與可靠性設計非常關(guān)鍵。因此急需針對典型封裝材料的優(yōu)缺點(diǎn)進(jìn)行評價(jià)、開(kāi)發(fā)加速評估方法，展望適合未來(lái)封裝技術(shù)發(fā)展的先進(jìn)封裝材料。

封裝材料一般包括：互連材料、基板材料和密封材料等。其中互連材料與芯片直接接觸，對芯片散熱和可靠性最為關(guān)鍵，其需要耐受的溫度和應力也更高。本文以封裝互連材料為例，介紹其研究進(jìn)展與挑戰。

由于 RoHS 和 WEEE 指令的限制， Sn-Pb 焊料無(wú)法繼續應用于電子器件。目前，無(wú)鉛焊料主要以錫為基礎，通過(guò)添加 Cu、 Ag、 Zn、 Bi 等合金元素組成，主要包括 Sn-Cu 合金、 Sn-Ag 合金、Sn-Ag-Cu 合金、 Sn-Zn 合金以及 Sn-Bi 合金等。Sn-Cu二元合金的共晶成分是 Sn-0.7Cu，共晶溫度為227 ℃， Sn-Cu 合金[4]由于其優(yōu)異的力學(xué)性能和低廉的價(jià)格，被認為是含鉛焊料最有潛力的替代焊料。

Sn-Ag 二元合金的共晶成分是 Sn-3.5Ag，共晶溫度是 221 ℃。Sn-Ag 合金具有優(yōu)異的力學(xué)性能和較好的可靠性，其缺點(diǎn)是潤濕性比較差且表面張力比較高。為克服這一缺點(diǎn)，人們在 Sn-Ag 合金中加入Cu 形成了具有優(yōu)異潤濕性和力學(xué)性能的 Sn-Ag-Cu合金，它已成為近年來(lái)使用最廣泛的焊料合金。

有研究通過(guò)添加一些稀土元素來(lái)進(jìn)一步改善焊料的綜合性能。Sn 和 Zn 元素可以以固溶體的形式存在， Sn-Zn 系合金的研究也有明顯的進(jìn)展，但其潤濕性、抗氧化性、力學(xué)性能和熱學(xué)性能往往不相匹配。Sn-Bi 系合金也是典型的低熔點(diǎn)合金，但硬度高、延伸率低，其導電性和導熱性略低于前幾種合金焊料。

當前，隨著(zhù)半導體技術(shù)的發(fā)展，以 SiC 為代表的寬禁帶半導體材料由于其導熱系數高、介電常數低、帶隙高，可以實(shí)現器件在 200 ℃以上結溫下穩定工作，是功率半導體器件的必然發(fā)展趨勢。當環(huán)境溫度高于 200 ℃時(shí)，絕大多數焊點(diǎn)合金的抗疲勞性能和抗蠕變性能均無(wú)法滿(mǎn)足寬禁帶器件互連的可靠性要求。雖然個(gè)別焊料合金可以勉強滿(mǎn)足高溫封裝要求，但它們價(jià)格昂貴(如 Au/Sn， Au/Ge， Au/Si)或者加工性差(如 Bi/Ag， Zn/Al)[8]。因此，急需發(fā)展新型的耐高溫連接材料和技術(shù)。

近年來(lái)，研究人員在耐高溫互連材料方面做了大量努力。提出了多種滿(mǎn)足寬禁帶電子器件高溫封裝要求的互連技術(shù)。其中以瞬時(shí)液相擴散連接(Transient liquid bphase, TLP)和低溫燒結金屬連接(Low temperature joining technique, LTJT)廣受關(guān)注。TLP 是將低熔點(diǎn)的中間層材料置于高熔點(diǎn)的母材中間，在適當的壓力下加熱到高于中間層材料熔點(diǎn)溫度，熔化中間層材料并與母材反應生成高熔點(diǎn)的金屬間化合物而實(shí)現低溫固態(tài)連接。TLP 連接的中間層材料必須具有較低的熔點(diǎn)，常用的低熔點(diǎn)元素有 Sn 和 In， 二者的熔點(diǎn)分別為 231 ℃和 156 ℃，能與這兩種元素形成高熔點(diǎn)金屬間化合物的元素有Ag、 Au、 Ni。Cu 與 Sn 之間也可形成 Cu-Sn高熔點(diǎn)化合物。

綜上， TLP 連接可以實(shí)現低溫連接和高溫應用，是寬禁帶半導體器件互連的可行技術(shù)。但是這種方法也有明顯缺點(diǎn)，如需要事先在連接件表面鍍覆金屬，增加了成本和工序；連接時(shí)保溫時(shí)間較長(cháng)，而且連接完成后往往還需要進(jìn)行退火處理。雖然耐溫能力比傳統焊料合金有明顯提高，但是脆性的金屬間化合物高溫可靠性仍存在隱患；工藝控制方法略微復雜，需要避免反應不充分或者過(guò)反應。

因此，低溫燒結金屬連接技術(shù)受到更為廣泛的關(guān)注，尤其是低溫燒結納米銀連接技術(shù)，由于其高導熱、低壓/無(wú)壓力燒結、低溫燒結致密和低彈性模量等特性，已成為目前寬禁帶半導體器件封裝的互連材料。

近年來(lái)，針對納米銀焊膏的燒結工藝及其燒結銀接頭的性能及機械可靠性已經(jīng)有了大量的研究成果。例如， YANG 等[23]發(fā)現，在相同的電流密度下，使用納米銀膏封裝的發(fā)光二極管(Lightemitting diode, LED)比用焊料和導電銀膠封裝的LED 光輸出量大， 表明其熱導率優(yōu)于焊料和導電銀膠。BAI 等[24]利用低溫燒結納米銀對單芯片封裝和多芯片封裝進(jìn)行了深入研究。結果表明，低溫燒結連接法封裝的功率半導體模塊比傳統焊料封裝的功率半導體模塊具有更好的電學(xué)、熱學(xué)和力學(xué)性能。

雖然在大多數電子器件應用場(chǎng)合，燒結銀的性能已被證明具有顯著(zhù)優(yōu)勢。但是以往低溫燒結需要輔助較高壓力，工藝復雜，設備要求高。因此不少學(xué)者通過(guò)改進(jìn)材料制備方法和工藝，簡(jiǎn)化了互連工藝復雜度，降低低溫燒結工藝和設備成本。例如，YASUDA 等[25-26]在 250℃-400℃和輔助壓力小于5MPa 的條件下， 使用粒徑為 5-20nm 的銀作為連接材料，實(shí)現了芯片與基板的互連且剪切強度達到20MPa 以上。FU 等[3]利用粒徑為 2 μm 以下的銀顆粒，在 250 ℃下無(wú)壓燒結實(shí)現了大尺寸芯片(≥100 mm2)與基板的連接，其剪切強度達到 40 MPa，孔隙率25.6%，熱導率為 263 W/m·K。鑒于無(wú)壓燒結銀的致密度略低于大壓力燒結銀，低溫無(wú)壓燒結納米銀的性能和可靠性需要進(jìn)一步驗證。這是因為在相同的燒結工藝下，連接面積越大， 相應的孔隙率越高， 連接強度越低；提高升溫速率可以促進(jìn)焊膏的致密化過(guò)程，有利于晶粒的均勻化，但容易造成連接層產(chǎn)生缺陷，致使芯片受到熱沖擊，如果燒結溫度太高或保溫時(shí)間太長(cháng)不利于銀顆粒燒結致密化過(guò)程，反而會(huì )使晶粒粗化。為解決上述問(wèn)題， LU 等率先利用電流輔助燒結技術(shù)可以在 1 s 內實(shí)現電子器件與銅基板的快速致密化互連，燒結銀層的導電率高達 3.7×107S/m，比傳統熱壓燒結銀層高近 兩 個(gè) 數 量 級 ， 接 頭 剪 切 強 度 可 達 40 MPa。WANG 等將進(jìn)一步發(fā)現在低溫環(huán)境下包覆在納米銀焊膏表面有機物的熱分解可以促使納米銀顆粒在 180 ℃下完成燒結。隨后， ALLEN 等利用該電流輔助燒結方法在電子印刷領(lǐng)域開(kāi)展了應用研究。該工藝過(guò)程可在 2 μs 內使熱壓燒結接頭具有更高的抗機械疲勞性能。CAO 等也發(fā)現在相同的加載水平下，電流輔助燒結銀接頭具有更好的循環(huán)剪切變形能力。

1.2 典型建模仿真方法

圖 1 為在電子封裝中有限元求解過(guò)程的基本流程圖，通常包括預處理、建模、求解和后處理等步驟，其中材料參數和模型對于仿真結果的準確性有重要影響。

1.2.1 多尺度建模

隨著(zhù)封裝技術(shù)的不斷發(fā)展，封裝材料和結構研究的尺度和時(shí)間跨度可能超過(guò) 12 個(gè)數量級，并且每個(gè)級別都涉及不同的領(lǐng)域，如圖 2 所示。多尺度建模的最終目標是從性原理開(kāi)始預測材料行為，將信息傳遞到分子尺度，最終傳遞到宏觀(guān)尺度。從“自下而上”的角度來(lái)看，多尺度方法應該考慮材料的內在屬性。目前的大部分工作都集中于納米結構材料。

對結構分析來(lái)說(shuō)，基于連續介質(zhì)的方法被用以描述或預測宏觀(guān)材料的行為，例如傳統力學(xué)和有限元方法。分子動(dòng)力學(xué)仿真主要關(guān)注具有熱力學(xué)平衡的結構，這顯然不像是數學(xué)連續體，而是一種離散的晶格結構。因此，除非采取措施確保分析的等效性，否則對分子模型進(jìn)行連續力學(xué)概念的直接應用是不恰當的。

1.2.2 多物理場(chǎng)的耦合分析

在電子封裝流程中，多物理場(chǎng)效應廣泛存在。微機電系(Microelectromechanical systems, MEMS)具有微米尺寸的組件，廣泛應用于商業(yè)和工業(yè)系統中，如集成硅壓力傳感器、加速度計和運動(dòng)檢測器等已經(jīng)在汽車(chē)和工業(yè)應用中使用了多年。這些微小型系統(有些甚至比人類(lèi)頭發(fā)更細)從應力、溫度、靜電、壓電和電磁效應中催生出它們的功能。有兩種數值技術(shù)可用于模擬涉及的多物理場(chǎng)：直接耦合和順序耦合。

(1) 直接耦合分析。直接耦合分析將所有物理場(chǎng)組合為一個(gè)矩陣中的有限元方程，并將矩陣作為一個(gè)整體求解。直接耦合的一個(gè)示例是熱效應和電效應的組合，以此研究電阻或介電材料的電磁能所產(chǎn)生的焦耳熱大小。在某些換能器中，電學(xué)和力學(xué)的直接耦合可以確定施加電壓引起的變形量，反之亦然。在這些類(lèi)型的分析案例中，我們就可以在單個(gè)解決方案中考慮所有物理場(chǎng)。

以 LED 的仿真為例。LED 異質(zhì)結構被認為是一組平面半導體層和電極。一維模型可用于模擬 LED 能帶圖， 它可以視作異質(zhì)結構內的偏置電壓、電子和空穴傳輸的函數，還可以模擬提供光發(fā)射的載流子復合過(guò)程。因此，我們可以獲得內部量子效率(Internal Quantum Efficiency, IQE)、電流密度和發(fā)射光譜與 p-n 結偏壓和溫度之間的關(guān)系，如圖 3所示。

單元移除和重新激活。在一般分析步驟中，從模型中刪除指定的元素。在移走之前，要 移 除 的 區 域 上 的 力 /變 量 被 存 儲 作 用 于 該 區域邊界的節點(diǎn)上。在移除步中，這些力被降至零；因此，移除部分對于剩余部分是完全沒(méi)有影響的。這些力被逐漸降低，以確保去除元素對模型平滑的影響。

1.3 失效類(lèi)型及機理分析

經(jīng)過(guò)封裝后的電子產(chǎn)品需要經(jīng)過(guò)嚴格的可靠性試驗，才能最終篩選出合格產(chǎn)品供應給產(chǎn)業(yè)鏈下游。相關(guān)的可靠性試驗標準較多，通常來(lái)說(shuō)，可 供 參 考 的 主 要 標 準 有 國 軍 標 (GJB 548、 GJB150)、國標(GB/T 2423)、美軍標(MIL-STD-202、MIL-STD-750、 MIL-STD-883)、 JEDEC 標準(Joint Electron Device Engineering Council，電子器件工程聯(lián)合會(huì ))中的 JESD22 系列等。常見(jiàn)的可靠性試驗見(jiàn)表 1。

總體來(lái)說(shuō)，在可靠性試驗和實(shí)際應用中，封裝互連材料的失效主要為電-熱-力致耦合失效。其中電對互連可靠性的影響主要表現為兩方面：電流密度超過(guò)閾值導致電遷移和電致發(fā)熱引起的溫度變化(即功率循環(huán))。電遷移的主要原因是電流超過(guò)一定閾值后， 電子風(fēng)引起互連材料內部的原子定向遷移，從而導致局部電流進(jìn)一步集中，從而形成正反饋，并最終導致互連結構的孔洞和斷路。另一方面，隨著(zhù)電子制造技術(shù)的進(jìn)步，芯片互連材料越來(lái)越廣泛地應用于動(dòng)態(tài)服役環(huán)境(即應力和應變的分布隨著(zhù)時(shí)間而變化的環(huán)境)中。而功率耗散和環(huán)境溫度的周期性變化使得電子封裝及其組件在封裝工藝或者服役過(guò)程中不斷經(jīng)歷溫度循環(huán)的作用。由于芯片、基板 以 及 互 連 材 料 的 熱 膨 脹 系 數 (Coefficient of thermal expansion, CTE)不匹配，使得在互連界面處產(chǎn)生交變的剪切熱應力，該剪切熱應力的平均應力不為零，會(huì )導致焊層產(chǎn)生塑性應變的積累，使得互連焊層中的損傷不斷累積， 發(fā)生翹曲、 氣孔、 裂紋，導致最終失效，如圖 5 所示，我們稱(chēng)之為低周棘輪疲勞失效。

WANG 等對低溫燒結納米銀焊膏薄膜試樣的單軸棘輪失效行為進(jìn)行研究。從圖 6 可以看出，材料的低周棘輪疲勞塑性應變演化可分為三個(gè)階段：初始快速累積、穩態(tài)增長(cháng)和加速斷裂。階段較為短暫，在此階段棘輪應變迅速累積。第二階段占試件循環(huán)壽命的大部分，此階段棘輪應變以一個(gè)幾乎恒定的速率累積，棘輪應變穩定增長(cháng)；進(jìn)入加速斷裂階段后，棘輪應變率和棘輪應變均表現出加速增長(cháng)的趨勢，試樣在很少的循環(huán)次數內就因過(guò)大的棘輪應變而導致最終破壞，此階段往往很短暫。由于第二階段占試件循環(huán)壽命的大部分，因此應重點(diǎn)關(guān)注棘輪失效行為的第二階段。第二階段的棘輪應變率也是區分棘輪失效行為和疲勞失效行為的一個(gè)重要參數。

對于傳統的錫鉛焊料，劉勝率領(lǐng)的課題組在 20世紀 90 年代前后做了大量的系統性的研究工作。CHEN 等對 63Sn37Pb 也進(jìn)行了相關(guān)研究， 在室溫下對63Sn37Pb 進(jìn)行了系列棘輪變形試驗，得到63Sn37Pb 在不同保持時(shí)間、平均應力、應力幅值和加載歷史下的棘輪和疲勞變形行為，還采用 Anand模型預測63Sn37Pb 的棘輪和疲勞變形行為。隨后對用于替代錫鉛焊料的無(wú)鉛焊料和導電膠也不可避免的需要研究其棘輪和疲勞行為。例如， AMALU等]研究了倒裝芯片封裝中無(wú)鉛焊料連接半導體器件時(shí)，其高溫可靠性及黏塑性行為。

針對有機膠復合黏連材料， MA 等采用動(dòng)態(tài)熱 力 分 析 儀 (Dynamic thermomechanical analysis,DMA)研究了高溫下各向異性導電膠(Anisotropic conductive film, ACF)在應力控制下的單軸棘輪行為，討論了平均應力、應力幅值、環(huán)境溫度和加載歷史對其單軸棘輪行為的影響，發(fā)現其楊氏模量隨溫度升高而降低，棘輪應變隨平均應力、應力幅值和溫度的升高而增大，并且加載歷史也對棘輪過(guò)程有重要的影響；TAN 等[57]研究了采用 ACF 封裝連接器件在受溫度和濕度影響時(shí)的復雜力學(xué)行為，如剪切和循環(huán)疲勞。研究發(fā)現器件互連在斷裂前的更大剪切力達到 465.0 N， 循環(huán)疲勞極限強度為 143.5 N。

雖然納米銀焊膏作為一種性能優(yōu)異的新型無(wú)鉛互連材料，已受到廣泛關(guān)注。在被廣泛應用半導體器件封裝之前，研究其棘輪失效行為和疲勞失效行為是不可或缺的。這對指導低溫燒結銀作為芯片互連材料在高溫應用中意義重大。

目前，針對電子器件的高溫封裝應用，芯片互連材料除物理性能，如 CTE、楊氏模量等之外、疲勞、蠕變特性及其與溫度的關(guān)系則是更關(guān)鍵因素。因此，部分學(xué)者率先研究了納米銀焊膏材料的機械可靠性。例如， CHEN 等研究了納米銀焊膏燒結銀膜在溫度區間為-60℃到 300℃的拉伸和棘輪特性，并且討論了在 150℃下加載速率、應力幅值和平均應力對燒結銀膜的棘輪特性的影響。WANG 等討論了棘輪—疲勞的交互影響。

部分學(xué)者還針對低溫燒結納米銀材料作為封裝互連時(shí)的可靠性進(jìn)行了研究。WANG 等研究了 1.1× 1.1 mm2芯片連接的低溫燒結納米銀焊膏的可靠性。他們通過(guò)對低溫燒結銀封裝互連器件開(kāi)展-40～150℃的溫度循環(huán)試驗，發(fā)現在經(jīng)歷 900周期溫度循環(huán)老化后，燒結納米銀互連的微觀(guān)結構未出現明顯變化，但其芯片連接強度會(huì )出現小幅下降。李欣設計了納米銀焊膏搭接剪切試樣，并對接頭在室溫和高溫下的力學(xué)性能進(jìn)行了全面的試驗和理論研究。采用了應力或應變控制方式，對搭接接頭進(jìn)行了等溫循環(huán)剪切試驗，考察了平均應力、應力幅值以及環(huán)境溫度對接頭可靠性的影響。齊昆等則結合 LED 應用需求， 研究了燒結納米銀互連 1.1× 1.1 mm2LED 芯片的循環(huán)剪切疲勞行為，獲得了其疲勞壽命曲線(xiàn)族。

隨著(zhù)應用場(chǎng)景的不斷拓展，燒結納米銀被逐漸用于封裝更大面積電子芯片，因此，研究人員探索了連接面積對封裝連接可靠性的影響，發(fā)現無(wú)壓燒結過(guò)程中，相同燒結工藝下連接面積越大，相應的燒結孔隙率越高，連接強度也隨之降低，無(wú)壓燒結工藝應被局限于連接面積小于 10× 10 mm2的應用。為克服無(wú)壓燒結納米銀工藝方法的這一局限性，隨后曹云嬌等[64]提出了燒結時(shí)間短、效率高的電流輔助燒結工藝，實(shí)現了納米銀焊膏的快速燒結，并且研究了相應的電流燒結納米銀互連焊層的力學(xué)可靠性。通過(guò)循環(huán)剪切試驗發(fā)現，平均應力和應力幅值對電流燒結納米銀互連焊層的棘輪行為影響明顯，電流燒結納米銀互連焊層的棘輪變形水平隨平均應力和應力幅值的增加而提高，壽命相應降低。為了更好地預測電流燒結納米銀的優(yōu)異抗疲勞可靠性， CHEN 等基于 Ohno-Wang 和Armstrong-Fedrick (OW-AF)非線(xiàn)性運動(dòng)硬化準則的粘塑性模型和 Anand 模型嵌入 ABAQUS 商用有限元軟件中來(lái)預測電流燒結納米銀互連焊層的棘輪行為，證明了 OW-AF 模型的預測結果的準確性?xún)?yōu)于A(yíng)nand 模型。該預測方法可用于更好的指導電子封裝針對電-熱-機械可靠性設計與增強。

2 典型電子封裝領(lǐng)域可靠性研究

2.1LED 封裝可靠性研究

LED 封裝可靠性是典型的光、 熱、 力耦合問(wèn)題，因此其評價(jià)標準圍繞光學(xué)性能、熱學(xué)性能和力學(xué)性能等方向。在 LED 性能及可靠性中涉及各種封裝材料和工藝主要包括：光轉換材料、封裝膠、固晶材料、封裝基板。

（1）光轉換材料。在大功率 LED 封裝中，熒光粉材料是最常用的光轉換材料。其按材料分可分為稀土石榴石系、硅酸鹽系、含氮化合物系和硫化物系四大系列。其中鉛酸鹽的釔鋁石榴石(Y3Al5O12)是目前使用最廣泛的熒光粉，俗稱(chēng) YAG 熒光粉。該熒光粉的顆粒直徑通常在 5～35 μm，具有亮度高、發(fā)射峰寬、成本低的優(yōu)點(diǎn)，但激發(fā)波段窄，光譜中缺乏紅光的成分，顯色指數不高。

國外研究學(xué)者研究了熒光粉顆粒直徑對 LED 出光的影響，通過(guò)試驗證實(shí)，當粒徑大約為 20 μm 時(shí)， LED 的光通量更大。通常熒光粉和封裝膠混合后涂覆，封裝膠導熱性能較差， 熒光粉光轉換過(guò)程中產(chǎn)熱無(wú)法有效散出，導致硅膠在高溫時(shí)性能變化，甚至“碳化” 。熒光粉溫度過(guò)高將導致光學(xué)和熱學(xué)性能的變差，也會(huì )使 LED 可靠性變差，甚至高溫時(shí)會(huì )不發(fā)光，產(chǎn)生“熱淬滅”現象。LED 封裝中主要應用的涂覆方法有：點(diǎn)膠涂覆、保形涂覆和遠離涂覆。

點(diǎn)膠自由涂覆由于工藝簡(jiǎn)單、成本低，是 LED封裝中最常用的熒光粉涂覆方法，被廣泛使用。其直接將熒光粉膠涂覆在芯片表面，通過(guò)其自由流動(dòng)成型而得到熒光粉層。這種方法得到的熒光粉層高度遠小于寬度， 從而引起封裝 LED 中間區域色溫偏高而側邊區域偏黃，即產(chǎn)生“黃圈”，空間顏色均勻性差。

在芯片周?chē)鶆蛲扛矡晒夥郾蛹礊楸Ｐ瓮扛玻哂袃?yōu)良的空間顏色均勻性和光效。目前保形涂覆工藝研究很多，如電泳法、溶液蒸發(fā)法、晶圓級旋涂法、沉降法和粉漿法、噴涂法等。但保形涂覆工藝復雜、成本高，熒光粉層的后向散射嚴重，芯片和支架對光能吸收嚴重，降低了封裝效率，同時(shí)芯片工作過(guò)程發(fā)熱會(huì )引起的熒光粉溫度升高，熒光粉效率隨著(zhù)溫度的升高呈指數下降的趨勢并且過(guò)高的熒光粉層溫度引起明顯的光學(xué)性能下降。

遠離涂覆是將熒光粉層與芯片相隔離，芯片與熒光粉層并不直接接觸。然而，遠離涂覆往往需要采用特殊結構的 LED 封裝支架， 降低后續光學(xué)設計自由度。美國研究學(xué)者研究發(fā)現，采用遠離涂覆，顯著(zhù)減小了后向散射，可將光效提高 7％ 。華中科技大學(xué)羅小兵課題組設計了基于點(diǎn)涂法的半球薄層熒光粉遠離涂覆方法， 實(shí)現 LED 封裝高空間顏色均勻性。

另外，在熒光粉膠中，熒光粉的密度遠遠大于硅膠密度，導致熒光粉在硅膠中會(huì )向下沉淀，分布不均勻，進(jìn)而產(chǎn)生色溫升高、一致性變差等問(wèn)題。美國專(zhuān)家對其色溫漂移問(wèn)題進(jìn)行研究，證明熒光粉沉降會(huì )導致熒光粉層上下濃度變化，影響色溫和光通量等光學(xué)性能。在沉降過(guò)程中，上部的濃度變化要明顯大于中間部。芯片結構不同，熒光粉沉淀對光學(xué)性能的影響也不同。華中科技大學(xué)羅小兵課題組通過(guò)試驗觀(guān)察證實(shí)了熒光粉沉淀，如圖 7所示，硅膠固化后大顆粒基本停留在底層。

近十幾年，量子點(diǎn)(Quantumdot， QD)材料，一種納米尺寸半導體材料，受到越來(lái)越多的企業(yè)和科研院所重視，得到了廣泛研究。量子點(diǎn)是一種半導體納米顆粒，具有很強的量子限閾效果，使得連續的能帶變?yōu)榉至⒛芗墸M(jìn)而具有熒光效果。相比于熒光粉，量子點(diǎn)的發(fā)光波長(cháng)是可以隨著(zhù)粒徑改變的，量子效率比較高。因為是納米顆粒，所以光散射極低， 發(fā)光半峰寬很窄， 色彩飽和度很高。由于量子點(diǎn)是納米級尺寸，納米顆粒較高的表面能和顆粒之間的庫侖力或范德華力使得量子點(diǎn)容易發(fā)生團聚。此外，量子點(diǎn)表面配體常常與硅膠或環(huán)氧樹(shù)脂中基團不兼容，會(huì )導致非輻射能量轉移增大，引起量子點(diǎn)發(fā)光效率降低，光轉換效率下降和封裝劑難固化等不良問(wèn)題。在國內外的研究中，針對量子點(diǎn)團聚和與硅膠/環(huán)氧樹(shù)脂的不兼容問(wèn)題，多數采用的是將量子點(diǎn)和與其兼容的聚合物混合制成薄膜，并通過(guò)遠離封裝的形式制備，量子點(diǎn)發(fā)光二極管(Quantum dot light emitting diode,QLED)。另外， 量子點(diǎn)在光吸收和光轉換方面具有一定閾值，當照射光強度或 LED 工作電流較大時(shí)， 量子點(diǎn)發(fā)光性能往往呈現出“飽和效應”，具體表現為光轉換效率陣低，光通量下降，色溫升高和色坐標發(fā)生變化等。隨著(zhù)封裝密度的増加， 工作功率的增加，飽和效應將更大的影響量子點(diǎn)在 LED 封裝的發(fā)展和應用。

 免責申明：本文文章轉自于由半導體在線(xiàn)整理自機械工程學(xué)報第57卷第16期，文本、素材、圖片版權等內容屬于原作者，本站轉載內容僅供大家分享學(xué)習。如果侵害了原著(zhù)作者得合法權益，請及時(shí)聯(lián)系我們，我們會(huì )安排刪除相關(guān)內容。